D Τύπος Flip Flop: Διάγραμμα Κυκλώματος, Μετατροπή, Πίνακας Αλήθειας, Εφαρμογές

Περιεχόμενο:D Τύποι σαγιονάρες και το διάγραμμα κυκλώματος τους

Ποιοι είναι οι διαφορετικοί τύποι ενός σαγιονάρου;

Τύποι σαγιονάρες D

  • Σύγχρονη σαγιονάρα τύπου D.
  • Σαγιονάρες ασύγχρονου τύπου D.
  • Level Triggered D τύπου flip flop.
  • Το Edge ενεργοποίησε το flip flop τύπου D.

Το επίπεδο ενεργοποίησε το D flip flop

D σαγιονάρες του οποίου η έξοδος αλλάζει σύμφωνα με την είσοδο με υψηλό επίπεδο παλμού ρολογιού είναι ένα επίπεδο που ενεργοποιείται D flip-flop και, στη συνέχεια, το επίπεδο ρολογιού είναι χαμηλό, το D flip-flop παραμένει σε κατάσταση αναμονής.

Τι είναι το Flip flop τύπου Edge Triggered D;

D τύπου Edge Triggered flip flop

Το flip-flop που ενεργοποιείται από το άκρο D είναι το flip-flop στο οποίο η έξοδος μπορεί να αλλάξει μόνο με την άκρη του παλμού του ρολογιού, ανεξάρτητα από την αλλαγή στην είσοδο. Αυτό σημαίνει ότι η έξοδος του flip-flop αλλάζει με τη μετάβαση του παλμού του ρολογιού, είτε από υψηλό σε χαμηλό σε υψηλό. 

Τύπος D Edge Ενεργοποιημένος τύπος σαγιονάρου

Το Flip flop τύπου D που ενεργοποιείται με άκρη μπορεί να είναι 2 τύπων:

  • Αρνητική άκρη σκανδάλης τύπου D σαγιονάρου. 
  • Σαρωτική σαρωτή τύπου D με θετικό άκρο.

Το άκρο που ενεργοποιήθηκε το flip Flop ονομάζεται επίσης δυναμικό flip flop ενεργοποίησης.

Edge Triggered D flip flop με Preset και Clear

Το Flip flop τύπου Edge Triggered D μπορεί να συνοδεύεται από Preset and Clear. preset και Clear και οι δύο είναι διαφορετικές εισόδους στο Flip Flop. Και τα δύο μπορεί να είναι σύγχρονα ή ασύγχρονα. Synchronous Preset ή Clear σημαίνει ότι η αλλαγή που προκαλείται από αυτό το single στην έξοδο μπορεί να επηρεάσει τον παλμό του ρολογιού. εδώ, ενεργοποιείται το άκρο να αλλάξει με την άκρη του παλμού του ρολογιού. Ενώ το Asynchronous Preset can Clear μπορεί να αλλάξει την έξοδο ανά πάσα στιγμή.

Edge Triggered D flip flop Διάγραμμα χρονισμού

Το δεδομένο διάγραμμα χρονισμού δείχνει έναν θετικό τύπο ακμής που ενεργοποιείται d flip flop. υπάρχει παλμός ρολογιού CLK, D η είσοδος στο flip flop, Q η έξοδος του D flip flop. όπως μπορείτε να δείτε, οι αλλαγές στην έξοδο συμβαίνουν κατά τη μετάβαση του παλμού ρολογιού από χαμηλό σε υψηλό, επειδή είναι ένα διάγραμμα χρονισμού θετικού άκρου τύπου D flip flop.

Εικ. Διάγραμμα χρόνου ενός θετικού άκρου ενεργοποιημένου τύπου flip flop

Edge Triggered D flip flop Circuit Diagram

Το διάγραμμα κυκλώματος της άκρης ενεργοποιημένης σαγιονάρου τύπου D εξηγείται εδώ. Πρώτον, το flip-flop D συνδέεται με ένα κύκλωμα ανίχνευσης ακμών, το οποίο θα ανιχνεύσει την αρνητική ακμή ή τη θετική ακμή του παλμού ρολογιού. Στη συνέχεια, σύμφωνα με την έξοδο του κυκλώματος ανιχνευτή ακμής, το D flip flop θα λειτουργήσει ανάλογα.

δ τύπους σαγιονάρες
Εικ. Το διάγραμμα κυκλώματος της ακμής που ενεργοποιείται το flip flop τύπου d

Edge Triggered D flip flop Truth Table

Πίνακας: Ο πίνακας αλήθειας του άκρου ενεργοποιήθηκε από το flip flop τύπου D με τιμές εισόδου και εξόδου.

Rising Edge Triggered D σαγιονάρες | Flip flop θετικό Edge D

Το flip flop τύπου θετικής ακμής D, το οποίο αλλάζει το O/P του σύμφωνα με το I/P με τη μετάβαση +ve του παλμού ρολογιού του flip flop, είναι ένα θετικό άκρο που ενεργοποιείται το flip-flop. Έχει απόδοση υψηλής ταχύτητας και χαμηλή κατανάλωση ενέργειας, επειδή χρησιμοποιείται ευρέως. Το θετικό χείλος τύπου flip flop μπορεί να αναπαρασταθεί με ένα τρίγωνο στο μπλοκ διάγραμμα D flip-flop στο άκρο του ρολογιού. 

Positive Edge Triggered D flip flop Circuit Diagram

Το κύκλωμα αναστροφής τύπου D που ενεργοποιείται με θετικό άκρο μπορεί να σχεδιαστεί με τρεις ασφάλειες, όπου δύο μάνδαλα εισόδου γειτνιάζουν με τον παλμό ρολογιού, ένα μάνδαλο είναι προσαρτημένο με τα δεδομένα εισόδου, το κύκλωμα έχει σχεδιαστεί με τέτοιο τρόπο ώστε η απόκριση εξόδου να συμβαίνει μόνο σε θετική μετάβαση του παλμού του ρολογιού.

d τύπου σαγιονάρες
Εικ. Το θετικό άκρο ενεργοποίησε το flip flop τύπου D.

Διάγραμμα χρονισμού flip flop με θετικό άκρο ενεργοποιημένο D

Ρολόι παλμός CLK, D η είσοδος στο D flip flop, Q η έξοδος του D flip-flop, οι αλλαγές στην έξοδο συμβαίνουν κατά τη μετάβαση του παλμού ρολογιού από χαμηλό σε υψηλό.

Εικ. Διάγραμμα χρονισμού του +ve edge ενεργοποιημένου D flip flop.

Positive Edge Triggered D Flip flop Truth Table

Πίνακας: Positive Edge Triggered D flip flop Truth Table με τιμή εισόδου και εξόδου.

Πτώση άκρη Ενεργοποιήθηκε D σαγιονάρες | Negative Edge Triggered D flip flop

Το flip -flop D, το οποίο αλλάζει την έξοδο του ανάλογα με την είσοδο με το -ve. η μετάβαση του παλμού ρολογιού του σαγιονάρου είναι a -ve. άκρη ενεργοποιημένο flip-flop. Το αρνητικό άκρο D flip-flop μπορεί να αναπαρασταθεί με ένα τρίγωνο και μια φούσκα στο άκρο του ρολογιού του μπλοκ διαγράμματος D του flip-flop.

Negative Edge Triggered D flip flop Circuit Diagram

Το flip flop D -edge μπορεί να σχεδιαστεί προσθέτοντας ένα κύκλωμα ανίχνευσης άκρων -ve με τον παλμό του ρολογιού. Ο ανιχνευτής άκρων -ve ανιχνεύει την άκρη -ve του παλμού του ρολογιού. Σύμφωνα με το O/P του κυκλώματος ανιχνευτή, το υπόλοιπο κύκλωμα θα λειτουργήσει. Όταν υπάρχει αρνητική μετάβαση στον παλμό του ρολογιού, το κύκλωμα παράγει έξοδο σύμφωνα με την είσοδο. Διαφορετικά, το κύκλωμα παραμένει σε κατάσταση αναμονής.

Εικ. Το διάγραμμα κυκλώματος του αρνητικού άκρου ενεργοποίησε το D flip-flop.

Negative Edge Triggered D flip flop Διάγραμμα χρονισμού

Ρολόι παλμός CLK, D η είσοδος στο D flip flop, Q η έξοδος του D flip flop, οι αλλαγές στην έξοδο συμβαίνουν κατά τη μετάβαση του παλμού ρολογιού από ψηλά σε χαμηλά. αυτό είναι το χαρακτηριστικό του flip flop αρνητικής ακμής.

Εικ. Το διάγραμμα χρονισμού της αρνητικής ακμής ενεργοποίησε το D flip-flop

Negative Edge Triggered D flip flop Truth Table

Πίνακας: Negative Edge Triggered D flip-flop Truth Table με τιμή εισόδου και εξόδου.

Master Slave D σαγιονάρες | Flip flop MS D

Master Slave σαγιονάρες σχεδιάστηκε για να κάνει τον συγχρονισμό πιο προβλέψιμο. Για να αποφευχθεί ο αγώνας γύρω από τις συνθήκες, ένα βασικό flip-flop είναι επίσης γνωστό ως το flip Flop που ενεργοποιείται με παλμό επειδή ο χρόνος απόκρισης της εξόδου είναι ίσος με το πλάτος του παλμού του ενός ρολογιού.

  Το master slave D flip flop μπορεί να διαμορφωθεί από 2-D flip-flop. κάθε σαγιονάρες συνδέεται με έναν παλμό CLK συμπληρωματικό μεταξύ τους. Το ένα σαγιονάρες ως Κύριος και το άλλο ενεργεί ως σκλάβος. όταν ο παλμός του ρολογιού είναι υψηλός, ο Master λειτουργεί και ο slave παραμένει στην κατάσταση αναμονής, ενώ όταν ο παλμός του ρολογιού είναι χαμηλός, ο υποτελής λειτουργεί και ο Κύριος παραμένει σε κατάσταση αναμονής. Το O/P του Master εισάγεται στο slave-flop ως I/P.

Πώς να σχεδιάσετε το Master Slave D σαγιονάρες χρησιμοποιώντας πύλες NAND;

Διάγραμμα κυκλώματος Master Slave D flip flop

Το master slave D flip flop έχει σχεδιαστεί με πύλες NAND, διαμορφωμένο με 2-D σαγιονάρες, το ένα μάνδαλο με το κλειστό κύκλωμα, ως κύριο σαγιονάρες και το άλλο λειτουργεί ως slave-flop με συμπληρωμένο CLK παλμός μεταξύ τους.

Εικ. Διάγραμμα κυκλώματος του Master Slave D σαγιονάρου σχεδιασμένο με πύλη NAND.

Master Slave D σαγιονάρες Truth Table

DQ (ΠΡΟΗΓΟΥΜΕΝΟ)CLOCKQ
0010
0110
1011
1111
0000
0101
1000
1101
Πίνακας: Master salve D flip-flop Truth Table με τιμή εισόδου και εξόδου.

Διάγραμμα χρονισμού του σαγιονάρου Master Slave D

Στο δεδομένο διάγραμμα, ένα σήμα του παλμού CLK, D το I/P στο κύριο flip-flop, Qm είναι το O/P του κύριου flip-flop και Q είναι το O/P του slave flop flop. Έτσι, η συμπεριφορά ενός κυρίου σκλάβου D σαγιονάρου μπορεί να παρατηρηθεί μέσω του διαγράμματος χρονισμού του.

Εικ. Διάγραμμα χρονισμού του σαγιονάρου Master-Slave D.

Master Slave Edge Triggered D σαγιονάρες

Εάν το κύριο βοηθητικό κύκλωμα έχει σχεδιαστεί με άξονα ενεργοποίησης D flip flop, ή επιπλέον του κυκλώματος D flip-flop, υπάρχει ένα κύκλωμα ανιχνευτή ακμής, το οποίο ανιχνεύει την άκρη ενός παλμού ρολογιού. Σύμφωνα με την έξοδο του ανιχνευτή, το Flip-flop λειτουργεί. Στη συνέχεια, το συνολικό κύκλωμα είναι ένα κυκλωμένο flip flop ενεργοποιημένο από ένα κύριο σκλάβο.

Σχεδιασμός σαγιονάρων D

Το D flip flop μπορεί να διαμορφωθεί με πολλούς τρόπους, όπως μπορεί να δημιουργηθεί με NAND gate, NOR gate, Multiplexer κλπ. Μπορεί να προέρχεται από άλλες σαγιονάρες όπως JK flip flop, SR flip flop ή T flip flop. Μπορεί να σχεδιαστεί με τη βοήθεια πολλών διαφορετικών συνδυασμών του κυκλώματος με το ρολόι.

Πώς να σχεδιάσετε το flip flop χρησιμοποιώντας NAND gate;

D διάγραμμα κυκλώματος flip flop χρησιμοποιώντας πύλες NAND

Το flip flop D μπορεί να σχεδιαστεί μόνο με πύλη NAND, εδώ ένα μάνδαλο SR έχει σχεδιαστεί με NAND είναι κλειστό με δύο ακόμη πύλες NAND και ο παλμός ρολογιού εισάγεται στο περιφραγμένο NAND με είσοδο δεδομένων, όπου μία πύλη NAND D ως είσοδος και η άλλη πύλη NAND λαμβάνει το κομπλιμέντο D ως μία είσοδος. Και σύμφωνα με την κλειστή έξοδο, το μάνδαλο SR υποβάλλεται σε επεξεργασία. Το κύκλωμα που προκύπτει είναι ένα κύκλωμα αναστροφής D.

Εικ. D κυκλώματος flip flop σχεδιασμένο με πύλες NAND

Πώς να σχεδιάσετε το flip flop χρησιμοποιώντας NOR gate;

D flip flop χρησιμοποιώντας NOR gate

Το flip flop D μπορεί επίσης να σχεδιαστεί με πύλες NOR. Εδώ, χρησιμοποιούνται τρία μάνδαλα SR με παλμό ρολογιού για την ανάπτυξη του D flip-flop. Τα δύο μάνδαλα SR εισόδου δημιουργούν την έξοδο συμπληρώματος D και D ξεχωριστά και αυτή η έξοδος τροφοδοτείται στον τρίτο σύρτη, η οποία παράγει Q και Q-compliment ως έξοδο. 

Σύκο . Διάγραμμα κυκλώματος D σαγιονάρου σχεδιασμένο με πύλες NOR

Όταν δεν υπάρχει παλμός ρολογιού, οι αρχικοί μάνδαλοι κλειδώνουν με την τρέχουσα κατάσταση λόγω των διασυνδέσεων, οι οποίες κάνουν ολόκληρο το flip Flop να τεθεί σε κατάσταση αναμονής. ανεξάρτητα από την αλλαγή στα δεδομένα εισόδου, η έξοδος δεν μπορεί να αλλάξει.

D flip flop χρησιμοποιώντας 2 D Latches

Πίστωση εικόνας: jjbeard, Public domain, μέσω Wikimedia Commons

Διαφανές μάνδαλο D σαγιονάρες

Image Creditr: Glpuga - έργο του ίδιου του συγγραφέα., Public Domain,

Τι είναι D flip flop SR Latch διάγραμμα κυκλώματος ?

Εικ. D σαγιονάρες σχεδιασμένες με μάνδαλο SR

Πώς να σχεδιάσετε το D flip flop χρησιμοποιώντας το CMOS;

D flip flop χρησιμοποιώντας CMOS Transistors

 

Εικ. D flip flop CMOS κύκλωμα σχεδιασμένο με PMOS και NMOS.

Σχεδιάστε το flip flop χρησιμοποιώντας το Transmission Gate

Το flip flop D μπορεί να σχεδιαστεί με πύλη μετάδοσης, η οποία μειώνει την πολυπλοκότητα του κυκλώματος καθώς μειώνει τον αριθμό των τρανζίστορ. Όταν LOAD = 0, το Latch αποθηκεύει την εισαγωγή δεδομένων. όταν LOAD = 1, το μάνδαλο είναι διαφανές. Η πύλη μετάδοσης βοηθά επίσης στη μείωση του συνολικού μεγέθους κυκλώματος.

Σαρωτικό σαγιονάρες CMOS D

Εικ. Σχηματικό διάγραμμα του σαγιονάρου D σχεδιασμένο με Πύλες μετάδοσης.

D flip flop χρησιμοποιώντας 2 × 1 MUX

Εικ. D σαγιονάρες σχεδιασμένες με πολυπλέκτη (MUX).

D flip flop χρησιμοποιώντας MUX Explanation

Το flip flop μπορεί να σχεδιαστεί με έναν μόνο πολυπλέκτη (MUX), τα δεδομένα «D» είναι μια είσοδος στο MUX και η άλλη είσοδος του MUX είναι η ανάδραση της εξόδου του πολυπλέκτη Q στην είσοδο του ίδιου, το σήμα του ρολογιού λειτουργεί ως επιλέξτε γραμμή, Εάν το ρολόι (CLK) = ένα τότε η έξοδος του MUX είναι D, διαφορετικά η έξοδος του MUX παραμένει η προηγούμενη έξοδος Q. 

Πώς να σχεδιάσετε το flip flop χρησιμοποιώντας JK flip flop;

Μετατροπή του JK flip flop σε D flip flop

Το D θα είναι η εξωτερική είσοδος στο JK flip flop και το JK flip flop είναι το καθολικό flip Flop. μπορούμε να σχεδιάσουμε D flip-flop από το flip flop JK εάν συνδέσουμε την είσοδο K του flip flop JK με έναν μετατροπέα στην είσοδο J. Στη συνέχεια, το κύκλωμα που προκύπτει θα είναι D flip-flop με I/P ως D και O/P ως Q και Qbar.

Εικ. Αναπαράσταση μπλοκ του D flip flop που σχεδιάστηκε από το JK flip flop.
Εισαγωγήπαραγωγή Αναστροφή εισόδου JKπτώση
DQnQn+1JK
0000X
010X1
1011X
111X0
Πίνακας: Πίνακας μετατροπής από Jk flip flop σε D flip flop με τιμές εισόδου και εξόδου.

Όπου Qn+1 σημαίνει την επόμενη κατάσταση εξόδου και Qn σημαίνει την παρούσα κατάσταση εξόδου στον πίνακα μετατροπής.

Πώς να σχεδιάσετε Κύκλωμα διαίρεσης συχνότητας με χρήση του D flip flop;

Διαχωριστής συχνότητας σαγιονάρες τύπου D | Διαχωριστικό ρολογιού με σαγιονάρες D

Ο διαχωριστής συχνοτήτων είναι ένα ψηφιακό κύκλωμα που διαιρεί μια συχνότητα εισόδου με έναν απαιτούμενο συντελεστή. Ένας τέτοιος διαχωριστής συχνοτήτων έχει σχεδιαστεί με ένα flip flop, το οποίο διαιρεί τη συχνότητα του ρολογιού εισόδου με δύο. Μια ανεστραμμένη ανάδραση είναι από την έξοδο Q στην είσοδο D που σχηματίζει αυτό το κύκλωμα διαχωριστή συχνότητας.

Εικ. Κύκλωμα διαχωριστή συχνότητας σχεδιασμένο με D flip flop και NOR πύλη.

Διαιρέστε με 3 Κύκλωμα χρησιμοποιώντας D flip flop

Το δεδομένο κύκλωμα διαιρεί τη συχνότητα εισόδου με τρία. Σε αυτό το κύκλωμα χρησιμοποιείται 2 D flip-flop και μία πύλη NOR, η οποία σχηματίζει το κύκλωμα που προκύπτει, διαιρεί τη συχνότητα εισόδου με τρεις.

Εικ. Κύκλωμα διαχωριστή συχνότητας σχεδιασμένο με flip flop που διαιρούν τη συχνότητα με 3.

Ανιχνευτής φάσης με χρήση flip flop

Ο ανιχνευτής συχνότητας φάσης είναι ένα κύκλωμα που χρησιμοποιείται για τον εντοπισμό της διαφοράς συχνοτήτων και φάσης δύο δεδομένων εισόδων. Το σήμα UP δημιουργείται όταν το σήμα ρολογιού είναι πιο αργό από τα σήματα ρολογιού αναφοράς. Το σήμα κάτω δημιουργείται όταν το σήμα ρολογιού είναι γρηγορότερο από το ρολόι αναφοράς.

Εικ. Ανιχνευτής συχνότητας φάσης χρησιμοποιώντας δύο D flip flops.

Ο ανιχνευτής συχνότητας φάσης μπορεί να σχεδιαστεί με δύο D σαγιονάρες όπως φαίνεται στο παραπάνω σχήμα. τόσο το flip flop έχει διαφορετικές συχνότητες ρολογιού ως είσοδο, όσο και η επαναφορά των flip flops συνδέονται με μια πύλη NAND της οποίας η είσοδος είναι το σήμα Down and Up.

Πολλαπλασιαστής συχνότητας χρησιμοποιώντας το flip flop

Ο πολλαπλασιαστής συχνότητας είναι ένα ψηφιακό κύκλωμα που παρήγαγε το πολλαπλάσιο του σήματος συχνότητας ρολογιού εισόδου. 

Εικ. Πολλαπλασιαστής συχνότητας σχεδιασμένος με D flip-flop και μετατροπείς.

Το κύκλωμα μπορεί να σχεδιαστεί με το D σαγιονάρες ακόμη και τον αριθμό των ανεστραμμένων στη γραμμή ανατροφοδότησης. Η ανατροφοδότηση ξεκινά από την έξοδο Q και πηγαίνει στην πύλη NOR, η οποία είναι προσαρτημένη με την είσοδο ρολογιού του Flip Flop. Η έξοδος του πολλαπλασιαστή κυκλώματος εξαρτάται από την καθυστέρηση που παράγεται από τους μετατροπείς. με διαφορετικές καθυστερήσεις, μπορούμε να παράγουμε διαφορετικές συχνότητες ως έξοδο.

Ταλαντωτής D flip flop

Ο ταλαντωτής είναι ένα κύκλωμα που παράγει επαναλαμβανόμενες και εναλλασσόμενες κυματομορφές. Ο ταλαντωτής μπορεί να σχεδιαστεί με D flip-flop, όπου το D flip-flop πρέπει να βρίσκεται σε εναλλαγή, οπότε κάθε φορά που έχει υψηλή είσοδο, η τιμή εξόδου πρέπει να εναλλάσσεται. για τη δημιουργία εναλλαγής flip flop από d flip flop, η συμπληρωματική έξοδος του D flip-flop είναι ανάδραση στην είσοδο δεδομένων του D flip-flop.

D flip flop Εγγραφή

Ένας καταχωρητής είναι μια ομάδα σαγιονάρων που μπορούν να αποθηκεύσουν περισσότερα από ένα bit κάθε φορά, ανάλογα με τον αριθμό των σαγιονάρων στον καταχωρητή.

Ποια είναι η Τετραπλό D σαγιονάρα IC ?

Σαγιονάρες τύπου Quad D 74175 | Τετραπλό flip flop 7475

Το quad d flip flop είναι διαθέσιμο σε κύκλωμα Ingratiated, το οποίο έχει 16 ακίδες. Διαθέτει 4d flip flop με ξεχωριστές ακίδες εισόδου (D) και εξόδου (Q και Qbar). Οι υπόλοιποι ακροδέκτες είναι μία γείωση, μία καθαρή, ένα ρολόι και ένας πείρος παροχής τάσης. Η λειτουργία του είναι ισοδύναμη με το TTL 74175. Περιέχει D flip flop που ενεργοποιείται από άκρη.

Flip flop τύπου Hex D

Είναι ένας τύπος d flip flop που διατίθεται στο IC, ο οποίος περιέχει 6 d σαγιονάρες το καθένα έχει διαφορετικό πείρο εισόδου και εξόδου στο ολοκληρωμένο κύκλωμα. Έτσι, έχει 16 ακίδες με έναν πείρο ρολογιού, έναν πείρο γείωσης, έναν πείρο τροφοδοσίας τάσης και έναν καθαρό πείρο.

8 -bit Octal D σαγιονάρες

Το flip flop τύπου Octal d διατίθεται στο εμπόριο ως κύκλωμα Ingratiated. Περιέχει 20 ακίδες, οι οποίες έχουν έξοδο τριών καταστάσεων. Όλα τα σαγιονάρες είναι κυρίως ελεγχόμενα από το ρολόι και ενεργοποιούν τον πείρο. Κάθε flip Flop έχει διαφορετικούς πείρους εισόδου (D) και εξόδου (Q). Οι υπόλοιποι πείροι είναι ένας πείρος ρολογιού, ένας πείρος γείωσης, ένας πείρος παροχής τάσης, ένας διαφανής πείρος. Αυτό το Ic χρησιμοποιείται για το σχεδιασμό ενός καταχωρητή αποθήκευσης, γεννήτρια μοτίβου κλπ.

Flip flop 16 bit bit

 Είναι ένας τύπος D σαγιονάρου που διατίθεται σε IC. κυρίως ένα άκρο 16-bit ενεργοποιημένο d flip flop με έξοδο τριών καταστάσεων, σχεδιασμένο για οδήγηση φορτίου υψηλής χωρητικότητας ή χαμηλής σύνθετης αντίστασης. Μπορεί να χρησιμοποιηθεί ως flip Flop 16 bit, μπορεί επίσης να χρησιμοποιηθεί ως δύο σαγιονάρες 8 bit. Έχει 48 ακίδες, ενώ κάθε flip Flop έχει ξεχωριστές ακίδες για είσοδο και έξοδο. δύο ακίδες ρολογιού και δύο ακίδες ενεργοποίησης. Χρησιμοποιείται στο σχεδιασμό καταχωρητών buffer, θυρών εισόδου ή εξόδου, αμφίδρομων διαύλων κλπ.

Σχετικά με την Sneha Panda

Αποφοίτησα στην Εφαρμοσμένη Ηλεκτρονική και Μηχανική Οργάνων. Είμαι περίεργος άνθρωπος. Έχω ενδιαφέρον και εμπειρογνωμοσύνη σε θέματα όπως Transducer, Industrial Instrumentation, Electronics κ.λπ. Μου αρέσει να μαθαίνω για επιστημονικές έρευνες και εφευρέσεις και πιστεύω ότι οι γνώσεις μου σε αυτόν τον τομέα θα συμβάλουν στις μελλοντικές προσπάθειές μου.

Αναγνωριστικό LinkedIn- https://www.linkedin.com/in/sneha-panda-aa2403209/

Αφήστε ένα σχόλιο

Η διεύθυνση email σας δεν θα δημοσιευθεί. Τα υποχρεωτικά πεδία σημειώνονται *

Lambda Geeks